X-FAB与Efabless推出RISC-V的首款系统芯片参考设计

6月20日消息，全球领先的模拟/混合信号代工厂商X-FAB Silicon Foundries和众包(crowd-sourcing)IC平台的合作伙伴Efabless Corporation, 今天宣布成功推出Efabless RISC-V的首款系统芯片（SoC)参考设计。该项目从设计到流片不到三个月的时间, 使用了基于开源工具的Efabless设计流程。该款命名为Raven的混合信号SoC基于超低功耗PicoRV32 RISC-V内核开发，Efabless已经成功在100MHz下对其进行了测试，并且根据仿真结果，该SoC应该能够在高达150MHz的频率下工作。

Raven的独特之处在于开源顶级设计(top-level design)采用了X-FAB专有的模拟IP，并通过开源设计流程进行设计。这种混合开源设计能够带来开放创新的动力，同时也保护了对专有IP的重大投资。

随着提高效率成为众需求中的重中之重，并且能源成本也在不断增加，以前被认为是奇特且昂贵的碳化硅（SiC）和氮化镓（GaN）等技术，现已变得更具性价比。此外，随着市场的增长，由于规模经济的关系，SiC或GaN晶体管和二极管在经济上也越来越具有吸引力。

功率半导体（如二极管和MOSFET）可以通过几种机制显著节省能源。与传统的硅器件相比，SiC二极管可以实现短得多的反向恢复时间，从而实现更快的开关。此外，其反向恢复电荷要少很多，从而可降低开关损耗。此外，其反向恢复电荷要少很多，从而可降低开关损耗。就其本身而言，SiC MOSFET没有传统硅IGBT关断特性中所具有的拖尾电流，因此可以将关断损耗降低多达90%，同时可以增加开关频率，从而减少对外部平波电容的依赖。此外，SiC的宽带隙特性，可使高压晶体管的沟道设计得很窄，从而使单位面积上的RDS(ON)降低，而使采用标准功率封装的SiC器件能够实现比采用同类封装的相应硅器件更低的传导损耗。

由于可同时实现低开关损耗和导通损耗，并可实现高击穿电压，因此工程师可设计具有低分布电流（即低I2R损耗）的高效高压电路。这在数据中心电源等电路中越来越重要——随着数据中心面临用户数增加、消费者对流媒体服务的需求、对云分析和存储越来越依赖，以及物联网（IoT）迅速发展的影响等趋势，服务器需要更高的功率来处理越来越多的计算负载。

Efabless和X-FAB选择采用X-FAB的高可靠性XH018工艺制造Raven SoC。XH018是一种具灵活性的180nm 6层金属工艺，具有多种选项，其中包括低功耗、高压片上隔离和高温闪存等。X-FAB的XH018工艺符合汽车级质量要求，广泛应用于汽车、工业和医疗等领域。

Raven的功能正确, Efabless现与客户基于原设计共同开发其他新的相关产品。对于Efabless客户，Raven可以从Efabless marketplace获取参考设计，无需许可证费用，从而推进了Efabless开放式设计创新模式。

X-FAB产品市场经理Ulrich Bretthauer表示：“与Efabless的成功合作验证了X-FAB对开源半导体开发的一贯承诺。Raven近75％芯片面积是X-FAB标准/IP库中的功能模块，使用这些经过验证的IP模块能够提高Raven的可靠性，同时大大降低设计的风险。”

Efabless联合创始人兼首席技术官Mohamed Kassem评论道：“如果没有X-FAB的支持，该项目不可能成功。X-FAB是Efabless开放创新模式的早期支持者，这个项目的成功是我们密切合作的必然结果。”