关于FPGA与CPLD之间的区别分析
4507
1.CPLD
CPLD主要是由可编程逻辑宏单元（LMC，Logic Macro Cell）围绕中心的可编程互连矩阵单元组成，其中LMC逻辑结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的 电路 结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。到90年代，CPLD发展更为迅速，不仅具有电擦除特性，而且出现了边缘扫描及在线可编程等高级特性。较常用的有Xilinx公司的EPLD和 Altera 公司的CPLD。
2. FPGA
FPGA通常包含三类可编程资源：可编程逻辑功能块、可编程I/O块和可编程互连。可编程逻辑功能块是实现用户功能的基本单元，它们通常排列成一个阵列，散布于整个芯片；可编程I/O块完成芯片上逻辑与外部封装脚的接口，常围绕着阵列排列于芯片四周；可编程内部互连包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或I/O块连接起来，构成特定功能的电路。不同厂家生产的FPGA在可编程逻辑块的规模，内部互连线的结构和采用的可编程元件上存在较大的差异。较常用的有Al te ra、Xinlinx和 Actel 公司的FPGA。FPGA一般用于逻辑仿真。电路设计工程师设计一个电路首先要确定线路，然后进行软件模拟及优化，以确认所设计电路的功能及性能。然而随着电路规模的不断增大，工作频率的不断提高，将会给电路引入许多分布参数的影响，而这些影响用软件模拟的方法较难反映出来，所以有必要做硬件仿真。FPGA就可以实现硬件仿真以做成模型机。将软件模拟后的线路经一定处理后下载到FPGA，就可容易地得到一个模型机，从该模型机，设计者就很直观地测试其逻辑功能及性能指标。
3.系统比较：
尽管ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器件，有很多共同特点，但由于ＣＰＬＤ和ＦＰＧＡ结构上的差异，具有各自的特点：
①ＣＰＬＤ更适合完成各种算法和组合逻辑，ＦＰＧＡ更适合于完成时序逻辑。换句话说，ＦＰＧＡ更适合于 触发器 丰富的结构，而ＣＰＬＤ更适合于触发器有限而乘积项丰富的结构。
②ＣＰＬＤ的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而ＦＰＧＡ的分段式布线结构决定了其延迟的不可预测性。
③在编程上ＦＰＧＡ比ＣＰＬＤ具有更大的灵活性。ＣＰＬＤ通过修改具有固定内连电路的逻辑功能来编程，ＦＰＧＡ主要通过改变内部连线的布线来编程;ＦＰＧＡ可在逻辑门下编程，而ＣＰＬＤ是在逻辑块下编程。
④ＦＰＧＡ的集成度比ＣＰＬＤ高，具有更复杂的布线结构和逻辑实现。
⑤ＣＰＬＤ比ＦＰＧＡ使用起来更方便。ＣＰＬＤ的编程采用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技术，无需外部存储器芯片，使用简单。而ＦＰＧＡ的编程信息需存放在外部存储器上，使用方法复杂。
⑥ＣＰＬＤ的速度比ＦＰＧＡ快，并且具有较大的时间可预测性。这是由于ＦＰＧＡ是门级编程，并且ＣＬＢ之间采用分布式互联，而ＣＰＬＤ是逻辑块级编程，并且其逻辑块之间的互联是集总式的。
⑦在编程方式上，ＣＰＬＤ主要是基于Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存储器编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失。ＣＰＬＤ又可分为在编程器上编程和在系统编程两类。ＦＰＧＡ大部分是基于ＳＲＡＭ编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入ＳＲＡＭ中。其优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。
⑧ＣＰＬＤ保密性好，ＦＰＧＡ保密性差。
⑨一般情况下，ＣＰＬＤ的功耗要比ＦＰＧＡ大，且集成度越高越明显。
随著复杂可编程逻辑器件（CPLD）密度的提高，数字器件设计人员在进行大型设计时，既灵活又容易，而且产品可以很快进入市场。许多设计人员已经感受到CPLD容易使用、时序可预测和速度高等优点，然而，在过去由于受到CPLD密度的限制，他们只好转向FPGA和 ASIC 。现在，设计人员可以体会到密度高达数十万门的CPLD所带来的好处。
CPLD结构在一个逻辑路径上采用1至16个乘积项，因而大型复杂设计的运行速度可以预测。因此，原有设计的运行可以预测，也很可靠，而且修改设计也很容易。CPLD在本质上很灵活、时序简单、路由性能极好，用户可以改变他们的设计同时保持引脚输出不变。与FPGA相比，CPLD的I/O更多，尺寸更小。
如今，通信系统使用很多标准，必须根据客户的需要配置设备以支持不同的标准。CPLD可让设备做出相应的调整以支持多种协议，并随著标准和协议的演变而改变功能。这为系统设计人员带来很大的方便，因为在标准尚未完全成熟之前他们就可以著手进行硬件设计，然后再修改代码以满足最终标准的要求。CPLD的速度和延迟特性比纯软件方案更好，它的NRE费用低於ASIC，更灵活，产品也可以更快入市。CPLD可编程方案的优点如下：
●逻辑和存储器资源丰富（ Cypress Delta39K200的 RAM 超过480 Kb）
●带冗余路由资源的灵活时序模型
●改变引脚输出很灵活
●可以装在系统上后重新编程
●I/O数目多
●具有可保证性能的集成存储器控制逻辑
●提供单片CPLD和可编程PHY方案
由于有这些优点，设计建模成本低，可在设计过程的任一阶段添加设计或改变引脚输出，可以很快上市
CPLD的结构
CPLD是属於粗粒结构的可编程逻辑器件。它具有丰富的逻辑资源（即逻辑门与 寄存器 的比例高）和高度灵活的路由资源。CPLD的路由是连接在一起的，而FPGA的路由是分割开的。FPGA可能更灵活，但包括很多跳线，因此速度较CPLD慢。
CPLD以群阵列（array of cluste rs ）的形式排列，由水平和垂直路由通道连接起来。这些路由通道把信号送到器件的引脚上或者传进来，并且把CPLD内部的逻辑群连接起来。CPLD之所以称作粗粒，是因为，与路由数量相比，逻辑群要大得到。CPLD的逻辑群比FPGA的基本单元大得多，因此FPGA是细粒的。
CPLD的功能块
CPLD最基本的单元是宏单元。一个宏单元包含一个寄存器（使用多达16个乘积项作为其输入）及其它有用特性。
因为每个宏单元用了16个乘积项，因此设计人员可部署大量的组合逻辑而不用增加额外的路径。这就是为何CPLD被认为是“逻辑丰富”型的。
宏单元以逻辑模块的形式排列（LB），每个逻辑模块由16个宏单元组成。宏单元执行一个AND操作，然后一个OR操作以实现组合逻辑。
每个逻辑群有8个逻辑模块，所有逻辑群都连接到同一个可编程互联矩阵。
每个群还包含两个单端口逻辑群存储器模块和一个多端口通道存储器模块。前者每模块有8，192b存储器，后者包含4，096b专用通信存储器且可配置为单端口、多端口或带专用控制逻辑的FIFO。
CPLD有什麽好处？
I/O数量多
CPLD的好处之一是在给定的器件密度上可提供更多的I/O数，有时甚至高达70%。
时序模型简单
CPLD优于其它可编程结构之处在于它具有简单且可预测的时序模型。这种简单的时序模型主要应归功于CPLD的粗粒度特性。
CPLD可在给定的时间内提供较宽的相等状态，而与路由无关。这一能力是设计成功的关键，不但可加速初始设计工作，而且可加快设计调试过程。
粗粒CPLD结构的优点
CPLD是粗粒结构，这意味著进出器件的路径经过较少的开关，相应地延迟也小。因此，与等效的FPGA相比，CPLD可工作在更高的频率，具有更好的性能。
CPLD的另一个好处是其软件编译快，因为其易于路由的结构使得布放设计任务更加容易执行。
细粒FPGA结构的优点
FPGA是细粒结构，这意味著每个单元间存在细粒延迟。如果将少量的逻辑紧密排列在一起，FPGA的速度相当快。然而，随著设计密度的增加，信号不得不通过许多开关，路由延迟也快速增加，从而削弱了整体性能。CPLD的粗粒结构却能很好地适应这一设计布局的改变。
灵活的输出引脚
CPLD的粗粒结构和时序特性可预测，因此设计人员在设计流程的后期仍可以改变输出引脚，而时序仍保持不变。
新的CPLD封装
CPLD有多种密度和封装类型，包括单芯片自引导方案。自引导方案在单个封装内集成了FLASH存储器和CPLD无须外部引导单元，从而可降低设计复杂性并节省板空间。在给定的封装尺寸内，有更高的器件密度共享引脚输出。这就为设计人员提供了“放大”设计的便利，而无须更改板上的引脚输出。
FPGA是一种高密度的可编程逻辑器件，自从Xilinx公司1985年推出第一片FPGA以来，FPGA的集成密度和性能提高很快，其集成密度最高达500万门/片以上，系统性能可达200MHz。由于FPGA器件集成度高，方便易用，开发和上市周期短，在数字设计和电子生产中得到迅速普及和应用，并一度在高密度的可编程逻辑器件领域中独占鳌头。
CPLD是由 GAL发展起来的 ，其主体结构仍是与或阵列 ，自从 90年代初 Lattice 公司高性能的具有在系统可编程ISP（In System Programmable）功能的 CPLD以来 ，CPLD发展迅速。具有 ISP功能的 CPLD器件由于具有同 FPGA器件相似的集成度和易用性 ，在速度上还有一定的优势 ，使其在可编程逻辑器件技术的竞争中与 FPGA并驾齐驱 ，成为两支领导可编程器件技术发展的力量之一。
结构
FPGA器件在结构上 ，由逻辑功能块排列为阵列 ，并由可编程的内部连线连接这些功能块来
实现一定的逻辑功能
CPLD是将多个可编程阵列逻辑 （PAL）器件集成到一个芯片 ，具有类似 PAL的结构。一般情况下CPLD器件中至少包含三种结构 ：可编程逻辑功能块 （FB）;可编程 I/ O单元 ;可编程内部连线集成度
FPGA可以达到比 CPLD更高的集成度 ，同时也具有更复杂的布线结构和逻辑实现适合结构
FPGA更适合于触发器丰富的结构 ，而 CPLD更适合于触发器有限而积项丰富的结构编程
CPLD通过修改具有固定内连电路的逻辑功能来编程 ，FPGA主要通过改变内部连线的布线来编程 ;FPGA可在逻辑门下编程 ，而 CPLD是在逻辑块下编程 ，在编程上 FPGA比 CPLD具有更大的灵活性
功率消耗
CPLD的缺点比较突出。一般情况下 ，CPLD功耗要比 FPGA大 ，且集成度越高越明显
速度
CPLD优于 FPGA。由于 FPGA是门级编程 ，且 CLB之间是采用分布式互连 ;而 CPLD是逻辑块级编程 ，且其逻辑块互连是集总式的。因此 ，CPLD比 FPGA有较高的速度和较大的时间可预测性 ，产品可以给出引腿到引腿的最大延迟时间
编程方式
目前的 CPLD主要是基于E2 P ROM 或 FLASH存储器编程 ，编程次数达 1万次。其优点是在系统断电后 ，编程信息不丢失。CPLD又可分为在编程器上编程和在系统编程 （ISP） CPLD两种。 ISP器件的优点是不需要编程器 ，可先将器件装焊于印制板 ，再经过编程电缆进行编程，编程、调试和维护都很方便
FPGA大部分是基于 SRAM编程 ，其缺点是编程数据信息在系统断电时丢失 ，每次上电时 ，需从器件的外部存储器或计算机中将编程数据写入 SRAM中。其优点是可进行任意次数的编程，并可在工作中快速编程 ，实现板级和系统级的动态配置 ，因此可称为在线重配置 （ICR:In CircuitReconfigurable）的 PLD或可重配置硬件（RHP:Reconfigurable Hardware Product）。
