FinFET的工作原理介绍

FinFET的工作原理介绍

前台积电首席技术官、伯克利大学教授胡晨明和他的团队在1999年提出了FinFET的概念，2000年提出了UTB-SOI（FD-SOI）的概念。这两种结构背后的主要原理是一个薄体，因此栅电容更接近整个沟道。身体非常薄，大约10纳米或更小。因此，在远离栅极的地方没有泄漏路径。该栅极能有效地控制泄漏。

他们提出的FinFET的基本结构是一个由多面沟道控制的沟道。其中一个双浇口结构如图1所示。

图1 双栅结构

现代的finfet是三维结构，如图2所示，也称为三栅晶体管。finfet可以在体硅或SOI晶圆上实现。这种FinFET结构由衬底上硅体的薄（垂直）鳍组成。门被包裹在通道周围，从通道的三个侧面提供出色的控制。这种结构被称为FinFET，因为它的Si部分类似于鱼的后鳍。

图2 Fin-FET结构

在批量生产任务（planner MOS）中，沟道是水平的。而在FinFET沟道中，它是垂直的。所以对于FinFET，沟道（Fin）的高度决定了器件的宽度。沟道的完美宽度由方程式1给出。

沟道宽度=2 *Fin高度+Fin宽度（方程式1）

通过增加沟道的宽度，即增加Fin的高度，可以增加FinFET的驱动电流。如图3所示，我们还可以通过构造并联的多个Fin来增加器件的驱动电流。这意味着对于一个FinFET来说，任意的沟道宽度是不可能的，因为它总是Fin高度的倍数。所以，器件的有效宽度被量子化了。而在planner设备中，可以通过改变通道宽度自由选择设备的驱动强度。

图3 多FinFET结构

在传统的MOS中，在沟道中插入掺杂，减少了各种sce，保证了高Vth。而在FinFET中，栅极结构被包裹在沟道周围，并且主体很薄，提供了更好的sce，因此沟道掺杂变得可选。这意味着FinFET受掺杂剂诱导的变化影响较小。低沟道掺杂也保证了沟道内载流子的更好的流动性。因此，更高的性能。这里注意到的一点是，FinFET和SOI技术都引入了体厚度作为一个新的缩放参数。

与体CMOS相比，FinFET技术具有许多优点，例如对于给定的晶体管占地面积，具有更高的驱动电流，因此具有更高的速度、更低的漏电流、更低的功耗、没有随机的掺杂剂波动，因此晶体管的移动性和伸缩性更好，超过28nm。

SOI与FINFET：

由于SOI技术与planner-bulk技术非常接近，因此不需要在Fab上投入太多资金。因此，现有的批量技术库可以很容易地转换为SOI库。与FinFET相比，SOI的另一个优点是，它具有良好的背栅偏压选择。通过在盒子下面创建后门区域，我们也可以控制Vt，这使得它适合于低功耗的应用。

SOI技术的主要局限性是SOI晶圆的成本高于体硅晶圆，因为很难控制整个晶圆的Si薄膜。采用SOI的另一个问题是数量有限的SOI晶圆供应商。据英特尔公司称，SOI晶圆增加了大约10%的总工艺成本。

与SOI相比，FinFET具有更高的驱动电流。此外，在FinFET中，应变技术可以用来提高载流子迁移率。

FinFET的缺点之一是其复杂的制造工艺。据英特尔公司称，制造FinFET的成本比批量生产成本增加2-3%。

图4 SOI和FinFET的优缺点

微电子工业中的SOI-FINFET：

2012年，英特尔在Ivy Bridge处理器的22 nm节点引入了Trigate FET。其他提供FinFET技术的铸造厂还有台积电（TSMC）、全球铸造（Global Foundry）和三星（Samsung）。2014年，台积电宣布，它已生产出首款功能齐全的基于ARM的网络处理器，采用16nm FinFET技术。

2012年，STMicroelectronics发布了首款用于移动处理器的FD-SOI芯片。提供FD-SOI技术的铸造厂有IBM、Global Foundry和三星。一些使用SOI技术的产品包括AMD的处理器、PowerPC微处理器和索尼的PlayStation。

下一步呢？:

FinFET和SOI结构都具有更好的栅控性能和较低的阈值电压和较小的漏电流。但是，当我们移动到较低的技术节点，比如10nm以下的节点时，泄漏问题又开始了。这会导致许多其他问题，如阈值平坦化、功率密度增加和热耗散。在散热方面，FinFET结构的散热效率较低，因为散热片上很容易积聚热量。与其他设计规则（如可制造性设计）不同，这些关注点可能导致一类新的设计规则——热设计。随着这些器件接近极限，eInfochips公司正与学术界合作，提出潜在的解决方案，其中包括修改器件结构，用新材料取代现有的硅材料。其中，碳纳米管（CNT）FET、栅极周围纳米线FET或具有复合半导体的finfet可能被证明是未来技术节点中有前途的解决方案。