西安交通大学在全环栅晶体管取得新进展！可精准模拟自热效应

9月24日讯，西安交大微电子学院在 GAA 晶体管自热效应研究模型上，通过提出和验证声子边界反射等现象对自热效应和热导率的影响，研究团队建立了更加精确的物理模型，以便能更好模拟 GAA 晶体管的实际工作状态。

    研究背景  

在集成电路研究领域，从实验到各种热电特性模拟的广泛研究都表明了自热效应对集成电路器件性能与可靠性的负面影响，尤其是在诸如 FinFET 和 GAA 晶体管的多门场效应晶体管管中，由于材料热导率、晶体管结构、界面热阻以及 10nm 以下尺寸器件的高功耗密度等因素的存在，使得先进制程芯片设计变得越来越具挑战性。

要对晶体管中自热效应引起的温度分布进行准确的描述，需要对器件的热学特性建立精密准确的分析模型。因此，作为探究器件热可靠性的基础，针对纳米尺度下的热量产生与分布的理论研究与实验广泛开展，发展出了各种不同的分析模型。

近日，西安交通大学微电子学院研究团队在全环栅（GAA）晶体管的自热效应研究上取得了新进展，其研究成果以“Study on Degradation Mechanisms of Thermal Conductivity for Confined Nanochannel in Gate-All-Around Silicon Nanowire Field-Effect Transistors”发表于 IEEE Transactions on Electron Devices，博士研究生赖俊华为本文的第一作者，西安交大张国和教授与中科院微电子所卜建辉研究员为本文的共同通讯作者。

    基本特性  

研究团队提出了一种考虑纳米通道截面和长度的热导率分析模型，用于精确模拟 GAA 硅纳米线晶体管中的自热效应，并得到了实验数据的验证: 纳米通道长度引起的热导率下降通过横向声子的等效平均自由程来描述，其结果显示，相比完全耗尽型 SOI（以下简称：FD-SOI）晶体管中的超薄硅,GAA 硅纳米线晶体管的热导率下降幅度大得多，随着纳米通道长度的减少，热导率显著降低，这个现象在建立自热效应研究模型时需要着重考虑。

    模型建立与解析  

为了更准确的评估器件的自热效应，团队在建立 FD-SOI 场效应管模型上做了大量工作，在现有模型的基础上，进一步引入自由态和束缚态电子的散射机制以及声子边界反射等影响因子，并揭示了 3D 晶体管器件的热导率在纵向坐标的相关性。接下来是一些相关的结构原理图和测试结果图。

图源：ieeexplore 下同

图(a)GAA 纳米线晶体管原理图及对应坐标系和物理参数；图(b)掺杂剖面；图(c)受沟道限制的声子散射边界

FD-SOI 晶体管热导率的变化函数及其近似解

FD-SOI 晶体管的超薄硅膜通道与硅纳米线通道的热导率变化曲线对比

受纳米通道长度引起的纳米通道导热率变化对比：GAA 纳米线测试结果与非平衡态分子动力学模拟结果对比

不同尺寸下的纳米通道在有 / 无通道长度限制影响条件下的热导率变化曲线

上图结果表明，考虑纳米通道长度限制后，导热系数的预测值整体出现降低。随着通道长度逐渐接近截面尺寸，通道长度的限制会导致热导率的大幅减小。

    应用前景  

作为制约摩尔定律延续因素之一的自热效应，其存在对于器件性能与寿命有着很大的影响，本成果针对 GAA 纳米晶体管自热效应特性模型的创新研究，完善了热导率物理模型，有望为缓解 GAA 纳米线晶体管工艺中的发热问题以及由此带来的热载流子注入等问题，期待该成果能够帮助芯片制造产业进一步提升工艺水准。